記事 ID: 000076537 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

低レイテンシー・イーサネット 10G MAC IP コアが 1Gbps データレートに設定された後にtx_transfer_statusが表明されるのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • トリプルスピード・イーサネット・インテル® FPGA IP
  • 低レイテンシー・イーサネット 10G MAC インテル® FPGA IP
  • 1G 2.5G 5G 10G マルチレート・イーサネット PHY インテル® FPGA IP
  • イーサネット 10G MAC インテル® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    この問題は、TSE MegaCore 1G PHY が低レイテンシー・イーサネット 10G MAC Megacore に接続されている場合に発生する可能性があります。

    低レイテンシー・イーサネット 10G MAC Megacore は TSE 1G PHY 接続をサポートしません。この情報は、低レイテンシー 10G イーサネット MAC ユーザーガイド で入手できます。

     

    解決方法

    次の構成がサポートされています。

    低レイテンシー・イーサネット 10G MAC IP コアを備えたマルチレート・イーサネット PHY IP Megacore を使用します。

    または

    従来の 10GbE MAC IP コアで TSE 1G PHY メガコアを使用します。

    関連製品

    本記事の適用対象: 4 製品

    Stratix® V FPGA
    インテル® Arria® 10 FPGA & SoC FPGA
    Arria® V FPGA & SoC FPGA
    Cyclone® V FPGA & SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。