記事 ID: 000076484 コンテンツタイプ: トラブルシューティング 最終改訂日: 2019/03/06

LDPC インテル® FPGA IP コアのデコーダー入力にエンコーダー出力を直接接続しようとすると、ポート幅が一致しないのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • インテル® FPGA IP 低密度パリティー・チェック (LDPC) IP-LDPC
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    LDPC インテル® FPGA IPコアエンコーダの出力を、LPDC インテル FPGA IPコアデコーダーの入力に直接接続することはできません。エンコーダーの出力データは、デコーダーの入力にフィードする前に、対数尤度比 (LLR) とソフトビット変換を行う必要があります。ソフトロジックを使用して変換ロジックを作成する必要があります。

    解決方法

    回避策は必要ありません。

    関連製品

    本記事の適用対象: 10 製品

    Cyclone® IV FPGA
    Cyclone® V FPGA & SoC FPGA
    インテル® MAX® 10 FPGA
    インテル® Stratix® 10 FPGA & SoC FPGA
    Stratix® V FPGA
    Stratix® IV FPGA
    インテル® Arria® 10 FPGA & SoC FPGA
    インテル® Cyclone® 10 FPGA
    Arria® V FPGA & SoC FPGA
    Arria® II FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。