記事 ID: 000076477 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

UniPHY で DDR3 SDRAM コントローラーを使用する場合のmem_reset_nに推奨される終端ガイドラインは?

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • UnipHY 搭載メモリー・インターフェイス
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    Altera®信号の終了は推奨しません mem_reset_n 。DDR3 DIMM は、通常、メモリー・リセット信号に終端を使用しません。メモリー・リセット終了ガイドラインについては、メモリー・ベンダーのデータシートを参照してください。

    解決方法

     

    関連記事

    関連製品

    本記事の適用対象: 4 製品

    Arria® V FPGA & SoC FPGA
    Stratix® IV FPGA
    Stratix® V FPGA
    Stratix® III FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。