記事 ID: 000076440 コンテンツタイプ: トラブルシューティング 最終改訂日: 2018/10/11

インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 18.1 で、インテル® Stratix® 10 プロトコル経由コンフィグレーション (CvP) 動作に関する既知の問題はありますか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    バージョン 18.1 でプロトコル経由コンフィグレーション (CvP) 操作を実行しようとすると、以下インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションエラーが発生する可能性があります。

    • プロトコルによるコンフィグレーション操作を実行すると、操作が停止する可能性が少なくなります。この問題は、インテル Stratix® 10 台すべての製品デバイスに影響を与えます。
    • プロトコル経由コンフィグレーション (CvP) プロセス中に、最初の 168kB のデータの後にビットストリームが破損した場合、CvP ステータスレジスターのCVP_CONFIG_ERRORビットは高くなります。これにより、インテル Stratix 10 デバイスがハングアップし、別のコンフィグレーションがプロトコル (CvP) アップデートを介して回復できません。この問題は、インテル® Stratix® 10 製品のすべてのデバイスに影響を与えます。

     

    解決方法

    インテル® Stratix® デバイスの電源を入れた後、プロトコル経由コンフィグレーション (CvP) 動作を実行します。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Stratix® 10 FPGA & SoC FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。