記事 ID: 000076440 コンテンツタイプ: トラブルシューティング 最終改訂日: 2018/10/11

インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 18.1 の Stratix® 10 FPGAプロトコル経由コンフィグレーション (CvP) オペレーションに既知の問題はありますか?

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 18.1 でプロトコル経由コンフィグレーション (CvP) 操作を実行しようとすると、以下の失敗に遭うことがあります。

  • プロトコル経由の設定操作を実行すると、操作が停止する可能性はわずかです。この問題は、Stratix® 10 FPGA製品版デバイスすべてに影響します。
  • プロトコル経由コンフィグレーション (CvP) プロセス中に、データの最初の 168kB の後にビットストリームが破損すると、CvP ステータスレジスターの CVP_CONFIG_ERROR ビットがハイになります。これにより、Stratix® 10 FPGA デバイスがハングし、別のコンフィグレーションではプロトコル (CvP) アップデートを使用してリカバリできなくなります。この問題は、Stratix® FPGA 10 台の実稼働デバイスすべてに影響します。

解決方法

Stratix® FPGA デバイスの電源を入れ直して、次のプロトコル経由コンフィグレーション (CvP) 操作を実行します。

関連製品

本記事の適用対象: 1 製品

インテル® Stratix® 10 FPGA & SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。