記事 ID: 000076393 コンテンツタイプ: エラーメッセージ 最終改訂日: 2021/08/27

エラー (14566): フィッターは既存の制約との競合により周辺コンポーネントを 1 つ配置できません (1 IO_AUX)

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Arria®10 Quartus®同じ I/O 列に複数の EMIF コア IP を含むデザインでは、EMIF リセット・ピン共有デザイン要件に違反するとフィッターエラーが発生します。

Quartus フィッターのコンパイルでは、次のエラーメッセージが表示されます。

エラー (14566): フィッターは既存の制約との競合により周辺コンポーネントを 1 つ配置できません (1 IO_AUX)

  

解決方法

複数の EMIF IP を同じ I/O 列に配置するには、各インターフェイスのグローバル・リセット信号 (global_reset_n) がすべて同じ入力ピンまたは信号から送信されていることを確認する必要があります。

関連製品

本記事の適用対象: 1 製品

インテル® Arria® 10 FPGA & SoC FPGA

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。