記事 ID: 000076314 コンテンツタイプ: エラーメッセージ 最終改訂日: 2020/10/21

エラー (14566): 既存の制約 (x IOPLL) との競合により、フィッターは x 周辺コンポーネントを配置できません。

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    トリプルスピード・イーサネットインテル® FPGA IP「トランシーバー・タイプ」のオプション「LVDS」の制限により、IOPLL はマージできません。

    インテル® Arria® 10、インテル® Cyclone® 10 GX、インテル® Stratix® または 10 L タイル / H タイルデバイスに対して、単一の I/O バンクで「トランシーバー・タイプ」としてオプション「LVDS」を使用して複数のトリプルスピード・イーサネット・インテル® FPGA IPを開始すると、インテル® Quartus® Prime ソフトウェアでこのエラーが表示される場合があります。

     

     

    解決方法

    このエラーを回避するには、以下の手順に従ってください。

    1. [なし] を [トランシーバーの種類] オプションで使用して、トリプルスピード・イーサネット・インテル® FPGA IPを生成します。
    2. 複数チャネルの LVDS SERDES インテル® FPGA IPを生成します。
    3. 2 つの IP を手動で接続します。

     

    関連製品

    本記事の適用対象: 3 製品

    インテル® Stratix® 10 FPGA & SoC FPGA
    インテル® Cyclone® 10 GX FPGA
    インテル® Arria® 10 FPGA & SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。