記事 ID: 000076254 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

25G イーサネット・インテル® Arria® 10 FPGA IP コア、インテル® 50Gbps イーサネット (50GbE) IP コア、および 25G イーサネット・インテル® Stratix® 10 FPGA IP コアが、VLAN およびスタック VLAN タグ付きフレームのオーバーサイズ・フレームを誤って報告しているのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • インテル® Quartus® Prime 開発ソフトウェア・スタンダード・エディション
  • 25G イーサネット・インテル® FPGA
  • 50G イーサネット・インテル® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    上記の IP コアの問題により、以下のすべての条件が満たされると、サイズの大きなフレームが VLAN/スタック VLAN タグ付きフレームに正しく報告されません。

    VLAN フレーム

    1. VLAN 検出が有効になっている
    2. 送受信フレーム長は、TX / RX の最大フレーム長と 1 ~ 4 つのオクタットの間です。
    スタック VLAN フレーム
    1. VLAN 検出が有効になっている
    2. 送受信フレーム長は、TX / RX の最大フレーム長と 1 ~ 8 オクタットの間です。
    解決方法

    IP の現在のリリースには、この問題の回避策はありません。

    この問題は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションバージョン 20.4 以降修正されています。

    関連製品

    本記事の適用対象: 2 製品

    インテル® Arria® 10 GT FPGA
    インテル® Stratix® 10 FPGA & SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。