記事 ID: 000076203 コンテンツタイプ: 製品情報 & ドキュメント 最終改訂日: 2013/12/10

DDR3 UniPHY ベースのコントローラー向け ECC を計算するにはどうすればよいですか?

環境

  • インテル® Quartus® II ソフトウェア
  • UniPHY インテル® FPGA IP 搭載 DDR3 SDRAM コントローラー
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    DDR3 UniPHY ベースのコントローラー向け ECC を計算するにはどうすればよいですか?

    解決方法

    UniPHY ベースのメモリー・コントローラーのエラー訂正コード (ECC) の計算は、ハミング・コーディング・スキームに基づいています。ハミング符号化スキームは、パリティビットを導出し、それらを元のデータに追加して出力コードワードを生成します。追加されるパリティ・ビットの数は、データの幅によって異なります。

    詳細については、 整数演算メガファンクション・ユーザーガイドの ALTECC_ENCODER および ALTECC_DECODER メガファンクションを参照してください。

    関連製品

    本記事の適用対象: 16 製品

    Arria® V GT FPGA
    Stratix® IV E FPGA
    Stratix® IV GX FPGA
    Cyclone® V SE SoC FPGA
    Stratix® IV GT FPGA
    Cyclone® V E FPGA
    Stratix® V E FPGA
    Stratix® V GT FPGA
    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Stratix® V GX FPGA
    Stratix® V GS FPGA
    Cyclone® V ST SoC FPGA
    Arria® V ST SoC FPGA
    Arria® V GX FPGA
    Cyclone® V GX FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。