記事 ID: 000076104 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

ダウンコンバーティング時に CSC-II 出力が飽和信号を出力するのはなぜですか?

環境

  • インテル® Quartus® II サブスクリプション・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    Quartus® II バージョン 14.0 のカラー・スペース・コンバーター II (CSC-II) とバージョン 14.0 のカラー・スペース・コンバーター II (CSC-II) に問題があり®より広いビット / ピクセル入力をより狭いビット / ピクセル出力に変換しようとすると、出力に彩度が表示されます。 例えば、10 ビット / ピクセルの YCrCb を 8 ビット / ピクセル RGB に変換しようとすると、この問題が発生します。

    解決方法

    この問題を回避するには、入力と出力の両方で同じ幅を使用してから、出力の最下位ビット (各フィールド) を破棄して希望の幅を作成します。

    これは今後のインテル® Quartus® Prime 開発ソフトウェアのリリースで修正される予定です。

    関連製品

    本記事の適用対象: 26 製品

    Cyclone® IV GX FPGA
    Cyclone® IV E FPGA
    Cyclone® V GT FPGA
    Stratix® V GS FPGA
    Stratix® V GX FPGA
    Stratix® V GT FPGA
    Cyclone® V E FPGA
    Cyclone® V GX FPGA
    Stratix® IV E FPGA
    Stratix® IV GT FPGA
    Arria® V SX SoC FPGA
    インテル® MAX® 10 FPGA
    Cyclone® V SE SoC FPGA
    Stratix® IV GX FPGA
    Cyclone® V ST SoC FPGA
    Stratix® V E FPGA
    Cyclone® V SX SoC FPGA
    Arria® V GZ FPGA
    インテル® Arria® 10 GT FPGA
    Arria® II GX FPGA
    Arria® II GZ FPGA
    インテル® Arria® 10 GX FPGA
    インテル® Arria® 10 SX SoC FPGA
    Arria® V GT FPGA
    Arria® V GX FPGA
    Arria® V ST SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。