クリティカルな問題
詳細
SerialLite II IP コアが SDC ファイルを生成すると、 トランシーバーのクロックアウト情報を含むには、ファイルを編集する必要があります。 お客様の設計に従って行ってください。SerialLite II IP コアが生成 SDC ファイルは独立して作成されます。
カスタム PHY IP コアのtx_clkoutおよびrx_clkoutのトランシーバー・クロック名は、 SDC ファイルの非同期クロックグループ制約で使用する SerialLite II IP コアとインテル® SerialLite® II IP コアのデザインを統合 カスタム PHY IP コア。
カスタム PHY IP コアのtx_clkoutおよびrx_clkoutのトランシーバー・クロック名は、 コアクロック (www/hdp クロック) に非同期的に設定することもできます。 タイミング・アナライザーをコンパイルして実行する前に、SDC ファイルを開きます。
この問題は、Arria V を使用するすべての SerialLite II デザインに影響します。 V デバイスまたは V デバイスStratix Cyclone。
この問題は修正されません。