記事 ID: 000075935 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

手動クロック・スイッチオーバー後に PLL 出力クロックの周波数を変更できますか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

はい。ユーザーが切り替えるセカンダリー入力基準クロック周波数に応じて、PLL 出力クロック周波数を変更できます。これは、手動クロック・スイッチオーバー時に PLL カウンター設定が定数を維持するため、新しい出力クロック周波数が新しい入力基準クロックおよび PLL カウンター設定に基づくためです。例えば:

 

altpll メガファンクションからの設定

 

Inclk0 = 20 MHz

Inclk1 = 18 MHz

出力 = 100 MHz

 

N カウンター = 1

M カウンター = 30

ポストスケールカウンター = 6

VCO = 600 MHz

 

この場合、入力クロックを inclk0 から inclk1 に手動で切り替えた場合、上記の設定に基づいて、新しい出力周波数は 100MHz ではなく 90MHz になります。

 

なお、入力周波数を変更すると、PLL はロックを失う可能性がありますが、入力クロックが最小および最大ロック範囲の範囲内に収まる限り、PLL はロックを実現できます。

 

手動クロック・スイッチオーバーの詳細とガイドラインについては、各デバイス・ハンドブック を参照してください。

関連製品

本記事の適用対象: 1 製品

Cyclone® III FPGA

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。