Quartus® II ソフトウェア・バージョン 13.1 の制限により、Qsys では HPS-to-FPGA ユーザークロックまたはその他の HPS クロックを変更することはできません。
Qsys で HPS-to-FPGA ユーザー 0/ ユーザー 1 / ユーザー 2 クロックを有効にし、そのクロック周波数をカスタム値に設定すると、プリロード・ユーザーはpll_config.h ファイルで異なるクロック値を持つことになります。
インテル® Quartus® II ソフトウェア・バージョン 13.1 以前では、この制限を回避するには、以下の手順に従ってください。
SDRAM クロッキング・パラメーター以外のクロッキング・パラメーターを変更する必要がある場合は、プリローダー・ジェネレーター (bsp-editor) によって生成されたpll_config、h ファイルを手動で編集する必要があります。
pll_config.h ファイルは BSP ターゲット・ディレクトリーで利用できます:software\spl_\generated\pll_config.h
構成例: HPS-to-FPGA ユーザークロック 0 (h2f_user0_clock) = 40 MHz と EOSC1 = 25 MHz
C5 分圧パラメーターは、pll_config.h で次のように変更する必要があります。
- CONFIG_HPS_CLK_OSC1_Hz = 25000000 (EOSC1 = 25 MHz)
- CONFIG_HPS_MAINPLLGRP_VCO_DENOM = 0 (PLL の分母 = 1)
- CONFIG_HPS_MAINPLLGRP_VCO_NUMER = 63 (PLL 分子 = 64 の場合)
- CONFIG_HPS_MAINPLLGRP_CFGS2FUSER0CLK_CNT = 39 (C5 分周器 = 40 の場合)
上記の HPS-to-FPGA ユーザー 0 クロック値設定を再度計算します。
h2f_user0_clock = ESOC1 クロック x (PLL Numerator/PLL 分圧器) / C5 分周器 = 25MHz x (64/1) / 40 = 40MHz
詳細については、「Preloader Clocking Customization - v13.1 on www.Rocketboards.org(クロック計算ツールを含む)」を参照してください。
http://www.rocketboards.org/foswiki/Documentation/PreloaderClockingCustomization131
HPS Megawizard は、Quartus® II ソフトウェア・バージョン 14.0 以降向けに強化され、Qsys でクロックを設定できます。