記事 ID: 000075864 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

UniPHY キャリブレーション・プロセス中にメモリーデバイスのデータを保持することは可能ですか?

環境

  • インテル® Quartus® II サブスクリプション・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    いいえ、キャリブレーション中に外部メモリーデバイスにリフレッシュ・コマンドが発行されないため、UniPHY キャリブレーション中にメモリーに保存されるデータに依存することは推奨されません。キャリブレーション・データ・パターンを持つロケーションのみが、これらのロケーションへのアクセスによって更新されます。

     

    UniPHY キャリブレーションで使用される実際のアドレス位置を確認する必要がある場合、推奨されるアプローチは、フル・キャリブレーション・オプションを使用して、メモリー IP コンフィグレーションの UniPHY IP サンプルデザインをシミュレートすることです。

     

    詳細については、 外部メモリー・インターフェイス・ハンドブック、章を参照してください 。

     

    メモリー IP の実装とパラメーター化 (PDF)

     

    シミュレーション・メモリー IP (PDF) 

     

    機能の説明 - UniPHY (PDF)

    関連製品

    本記事の適用対象: 13 製品

    Stratix® V GS FPGA
    Stratix® IV E FPGA
    Stratix® IV GX FPGA
    Stratix® IV GT FPGA
    Stratix® V GX FPGA
    Stratix® V GT FPGA
    Stratix® V E FPGA
    Arria® II GZ FPGA
    Arria® V GT FPGA
    Arria® V GX FPGA
    Arria® V ST SoC FPGA
    Arria® V SX SoC FPGA
    Stratix® III FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。