記事 ID: 000075775 コンテンツタイプ: 製品情報 & ドキュメント 最終改訂日: 2021/08/28

PCI Express ハード IP のシミュレーション時間を短縮する方法は?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

PCI Express® DUT モデルで test_in[0] を [1] に設定すると、MegaCore®ファンクション初期化カウンターを高速化できます。また、yテストベンチと BFM ルート・コンプレックスを使用している場合、rp_test_in[0] を BFM ルート・コンプレックスに 「1」に設定する必要があります。

 

シミュレーションは、次のテストベンチ VHDL ジェネリック/Verilog HDL パラメーターを変更することでも高速化できます。

 

a) 「FAST_COUNTERS」を「1」に設定して、PCIe® コアのタイミングカウンターの動作を高速化します。

b) テストベンチでシリアルモードのシミュレーションではなく、PIPE を有効にするには「PIPE_MODE_SIM」を「1」に設定します。

 

関連製品

本記事の適用対象: 1 製品

Arria® II GX FPGA

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。