記事 ID: 000075718 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

プライオリティー・フロー制御機能が有効になっているインテル® FPGA Low Latency Ethernet 10G MAC IP が XON 一時停止フレームを生成できないのはなぜですか?

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    低レイテンシー・イーサネット 10G MAC インテル® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT

クリティカルな問題

詳細

低レイテンシー・イーサネット 10G MAC インテル® FPGA IPの問題により、複数のキューの XOFF 一時停止フレーム生成が有効になっている場合、XON 一時停止フレーム生成が機能しない場合があります。

解決方法

この問題の回避策はありません。

この問題は、インテル® Quartus® Prime ソフトウェアのバージョン 18.1 以降修正されています。

関連製品

本記事の適用対象: 4 製品

インテル® Arria® 10 FPGA & SoC FPGA
Stratix® V FPGA
インテル® Cyclone® 10 FPGA
インテル® Stratix® 10 FPGA & SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。