記事 ID: 000075681 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

低レイテンシー 40G/100G イーサネット IP 一時停止タイマーが 2 倍オフになっているのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • イーサネット
  • 低レイテンシー 40G 100G イーサネット
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    インテル® 低レイテンシー 40G イーサネット IP コアの問題により、一時停止カウンターが予想した 2 倍の速度で増加します。 標準フロー制御モードと優先度フロー制御モードの両方でこの動作が表示されます。

    解決方法

    この問題は、インテル Quartus® Prime 開発ソフトウェア 16.0 で修正されています。

    関連製品

    本記事の適用対象: 4 製品

    Stratix® V GS FPGA
    Stratix® V GX FPGA
    Stratix® V GT FPGA
    インテル® Arria® 10 FPGA & SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。