記事 ID: 000075653 コンテンツタイプ: エラーメッセージ 最終改訂日: 2021/08/27

エラー:PLL Output Counter パラメーター「output_clock_frequency」が不正な値に設定されている <clock frequency=""> on node PLL_OUTPUT_COUNTER</clock>

環境

  • PLL 数
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    Quartus® II ソフトウェアでこのエラーが発生する可能性があります。Altera PLL IP Core MegaCore® Altera フェーズロック・ループ (Altera PLL) で選択した デバイス速度が 、ターゲットのStratix® V、Arria® V、または Cyclone® V デバイスの速度グレードと一致しない場合。

    解決方法 Altera PLL IP コア MegaCore で選択された デバイス速度グレード が、ターゲットデバイスの速度グレードと一致していることを確認します。

    関連製品

    本記事の適用対象: 18 製品

    Arria® V GZ FPGA
    Cyclone® V SX SoC FPGA
    Stratix® V FPGA
    Cyclone® V GT FPGA
    Stratix® V GX FPGA
    Cyclone® V GX FPGA
    Stratix® V GT FPGA
    Stratix® V GS FPGA
    Cyclone® V ST SoC FPGA
    Arria® V ST SoC FPGA
    Arria® V GX FPGA
    Arria® V FPGA & SoC FPGA
    Arria® V GT FPGA
    Arria® V SX SoC FPGA
    Cyclone® V FPGA & SoC FPGA
    Cyclone® V E FPGA
    Stratix® V E FPGA
    Cyclone® V SE SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。