ALTTEMP_SENSEメガファンクションを使用する場合、IP に適用されるクロックが 1.0MHz 以下であることを確認する必要があります。 より高い周波数クロックを使用する場合、メガファンクションでは、クロック周波数を 1.0MHz 以下に抑えるために、40 除算または 80 除算を選択できます。
ただし、クロック分圧ファクター 80 を使用すると、Time Divider タイミング・アナライザーで最小パルス幅違反が生じる場合があります。 いずれかの除算係数を使用する場合、Time2 タイミング・アナライザーはクロックを分析して 40 分割選択のみを行います。 つまり、40MHz を超える入力クロックがあり、80 除算オプションを選択した場合、Time Customization タイミング・アナライザーは 1.0MHz を超えるALTTEMP_SENSEメガファンクションへの入力クロック周波数を計算します。
Synopsys Design Constraint (SDC) を追加すると、不正なクロック周波数計算を上書きできます。 次の制約例は、ALTTEMP_SENSEメガファンクション (inst5) の CLK 入力ポートを駆動する ALTPLL メガファンクション (inst3) からの出力 CLK0 に基づいています。
create_generated_clock -name {inst5|tsdadc_alttemp_sense_vps_component|sd1|clk} \
-source [get_pins {inst3|altpll_component|auto_generated|pll1|clk[0]}] \
-divide_by 80 -multiply_by 1 -duty_cycle 50.00 \
[get_pins { inst5|tsdadc_alttemp_sense_vps_component|sd1|clk} ]
これは、Quartus® II ソフトウェアの今後のバージョンで修正される予定です。