記事 ID: 000075637 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

PCI Express* ハード IP が一部の受信 TLP をドロップするのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    この問題は、ホスト・ソフトウェアがデバイス・コントロール・レジスターの最大ペイロード・サイズをデバイス機能レジスターでサポートされている最大ペイロード・サイズより大きく設定した場合に発生する場合があります。サポートされている最大ペイロードサイズは、IP エディターで設定されたパラメーターです。ホスト・ソフトウェアは、すべてのデバイスをプローブして MPS 機能を確認し、PCIe* 仕様に従って適切なシステム全体の MPS 設定を確認する必要があります。

    解決方法

    この問題を回避するには、ホスト・ソフトウェアがデバイス・コントロール・レジスターの最大ペイロード・サイズをデバイス機能レジスターでサポートされている最大ペイロード・サイズの値以上に設定してください。

    関連製品

    本記事の適用対象: 1 製品

    インテル® プログラマブル・デバイス

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。