記事 ID: 000075604 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

UniPHY 外部メモリー・インターフェイス・ツールキットがタイムアウトするのはなぜですか?

環境

    インテル® Quartus® II サブスクリプション・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

DDR2 および DDR3 SDRAM デザインでは、コアがリード・キャリブレーション VFIFO ステージに失敗すると、外部メモリー・インターフェイス (EMIF) デバッグ・ツールキットがハングアップします。これはインテル® Quartus® II ソフトウェア・バージョン 11.1 ~ 11.1SP2 の既知の問題です。デバッグ・ツールキットは最終的に次のエラーメッセージでタイムアウトします。

許可された時間内にプロセッサーから応答を受け取れなかった!

解決方法

回避策は、システムコンソールの Tcl スクリプトでタイムアウト回数を増やすことです。回避策を実装する手順は次のとおりです。

1)次のディレクトリーでnios_phy_111.tcl ファイルを開きます。

\quartus\sopc_builder\system_console\lib\emdb

2) 変数MAX_PROC_LOOP を検索し、以下のように 4000 に変更します。この変数は、タイムアウトする前にデバッグ・ツールキットがNiosシーケンサーからの連絡を待機する秒を指定します。

      # プロセッサーを待っているスリープループを通過できる最大回数

      変数 MAX_PROC_LOOP 4000

3) デバッグ・ツールキットを開き、Stratix V デバイスに接続します。接続には数分かかる場合がありますが、接続してキャリブレーションに失敗した段階を確認する必要があります。

関連製品

本記事の適用対象: 8 製品

Stratix® V FPGA
Stratix® V E FPGA
Stratix® V GX FPGA
Stratix® V GT FPGA
Stratix® V GS FPGA
Stratix® IV GX FPGA
Stratix® IV GT FPGA
Stratix® IV E FPGA

1

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。このコンテンツはお客様の便宜と一般的な情報のみを目的として提供されており、情報の正確さと完全性を保証するものではありません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。