記事 ID: 000075583 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

HDMI インテル® FPGA ソース IP で、ホットプラグまたはリセット操作後に断続的な HDMI 2.1 Tx リンク・トレーニング・エラーが発生する原因について

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • HDMI* インテル® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    インテル® Arria® 10 デバイスを使用する際に、インテル® Quartus® Prime Pro ソフトウェアのバージョン 19.4 から、インテル® Stratix® 10 デバイスを使用する際に インテル® Quartus® Prime Pro ソフトウェアのバージョン 20.4 以降の問題により、HDMI インテル® FPGA ソース IP コアは、ホットプラグまたはリセット操作後に断続的に HDMI 2.1 Tx リンク・トレーニング・エラーが発生する可能性があります。

    この問題は、HDMI インテル® FPGAソース IP コアが宛先 HDMI シンク・レシーバーの HDMI 2.1 リンク・トレーニング ・FLT_update・ ステータス・フラグを監視およびクリアしていないためです。

    解決方法

    この問題は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションバージョン 21.1 以降で修正されています。

    関連製品

    本記事の適用対象: 2 製品

    インテル® Arria® 10 FPGA & SoC FPGA
    インテル® Stratix® 10 FPGA & SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。