記事 ID: 000075543 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

RX HDMI 2.1 モードで動作する HDMI インテル® FPGA IPは、ホットプラグなしでソースによって開始された FRL レート変更をサポートしません。

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • HDMI* インテル® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    HDMI 2.1 ソースがホットプラグなしで FRL レート変更を開始すると、HDMI インテル® 2.1 シンクは正常にトレーニングをリンクできません。これは、HDMI Intel® シンクが、ホットプラグ・イベントまたはリセット時に0x5678するリンク・トレーニング・パターンを設定するためです。

    解決方法

    インテル® Quartus® Prime Pro ソフトウェア・バージョン 20.4 以前でこの問題を回避するには、HDMI 2.1 ソースがホットプラグなしで新しい FRL レートを書き込んだ場合に、手動で HDMI インテル® FPGA IPシンクの 5V 検出をホットプラグまたは切り替えます。

    この問題は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションのバージョン 21.1 以降修正されています。

     

    関連製品

    本記事の適用対象: 2 製品

    インテル® Arria® 10 FPGA & SoC FPGA
    インテル® Stratix® 10 FPGA & SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。