記事 ID: 000075449 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

Arria V デバイスの DDR3 コントローラー用 Time2 で制約のない 3 つのクロックを取得する理由

環境

  • インテル® Quartus® II サブスクリプション・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    インテル® Quartus® II ソフトウェアのバージョン 12.0sp2 以降の問題により、Arria V ST、GX、GT デバイス用 UniPHY を使用して DDR3 コントローラーを作成する際に Time ビジタント・タイミング・アナライザーに 3 つの制約のないクロックが表示されることがあります。クロック出力ピン名の末尾は次のとおりです。

    |dqs_enable_ctrl~DFFEXTENDDQSENABLE
    解決方法

    これらの制約のないクロックは安全に無視できます。この警告は、インテル® Quartus® II ソフトウェアの今後のバージョンで削除される予定です。

    関連製品

    本記事の適用対象: 3 製品

    Arria® V ST SoC FPGA
    Arria® V GX FPGA
    Arria® V GT FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。