詳細
Quartus® Prime 開発ソフトウェア・プロ・エディション 18.1 の問題により、H タイル ES1 または ES2 シリコンを搭載した Stratix® 10 デバイス向けに 25G イーサネット Stratix® 10 FPGA IP インスタンスを生成しようとしたときに、IP パラメーター・エディターのシステム・メッセージ・ペインに上記のエラーが表示されることがあります。
解決方法
この問題を回避するには、Quartus® Prime Pro ソフトウェアでプロジェクトを作成するときに、H タイル ES3 またはプロダクションシリコンを搭載した Stratix® 10 デバイスをターゲットにするか、Quartus® Prime Pro v18.1 用の以下のパッチをインストールする必要があります。
この問題は、Quartus® Prime 開発ソフトウェアの今後のリリースで修正される予定です。