クリティカルな問題
詳細
インテル® Arria® 10 PCIe* ハード IP コアが Polling.Config 状態で TS2 トレーニング・シーケンスを受信した場合、レーンの自動反転は保証されません。リンクは予想されるリンク幅より小さいサイズにトレーニングする場合があります。また、正常にトレーニングできない場合があります。例えば、PCIe x8 リンクでは x4 へのトレーニングが可能です。これは、任意の PCIe 速度と幅を持つ構成に影響を与える可能性があります。
Arria 10 PCIe* ハード IP が Polling.Active 状態の間に TS1 トレーニング・シーケンスを受信すると、レーンのレーンの自動反転がサポートされます。
解決方法
PCIe* リンクの両端を制御する閉じたシステムの場合、Arria 10 PCIe ハード IP とリンクパートナーの間でレーンの反転を伴わなずにボードを設計します。ボード設計がすでにレーンの移動方向反転で最終決定されている場合は、mySupport を通じてサービスリクエストを提出して詳細な手順を確認してください。
PCIe* リンクの両端を制御しないオープンシステムの場合、将来的にはインテル® Quartus® Prime 開発ソフトウェアのレーン・チャプシー反転ソフト IP 回避策のオプションが提供されます。この IP が必要な場合は、mySupport を通じてサービスリクエストを提出してください。このソフト IP は、Gen1x1 Arria 10 PCIe* ハード IP 設定、プロトコル経由の設定、または自律ハード IP モードをサポートしません。