記事 ID: 000075364 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

Arria 10 PCIe HIP 向けソフト DFE コントローラー IP はいつ有効にする必要がありますか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • インテル® Quartus® Prime 開発ソフトウェア・スタンダード・エディション
  • インテル® Arria® 10 Cyclone® 10 PCI Express* のハード IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    Gen3 モードで構成された インテル® Arria® 10 PCI Express* ハード IP コアでは、ビットエラーが原因で、いくつかのリンクの回復またはダウントレーニングが発生する場合があります。

    Quartus® Prime v17.0 以降では、Arria 10 PCIe ハード IP コンポーネントにオプションがあり、ソフト DFE コントローラー IP が Gen3 エンドポイント・モードのリンク安定性を向上させます。Gen3 ルートポート・モードの場合、この IP サポートはインテル® Quartus® Prime 開発ソフトウェアの新しいリリースとなる予定です。ソフト DFE コントローラー IP は、Arria 10 オープンシステム、短い巽形リンクを持つ閉じたシステムにお勧めします。

    ソフト DFE コントローラー IP は、自律 HIP モードまたは CvP モードではサポートされていません。

    解決方法

    Arria 10 Gen3 モードのソフト DFE コントローラー IP を有効にするには、次の手順に従います (インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションまたはインテル® Quartus® Prime 開発ソフトウェア・スタンダードで):

    • Qsys で [システムコンテンツ] ビューを開きます。
    • ハード IP (DUT) を選択します。
    • PHY 特性 タブに移動します。
    • [Soft DFE Controller IP を有効にする] チェックボックスをオンにします。
    • PCIe ハード IP を再生成します。
    • デザインを再コンパイルします。

     

     

    関連製品

    本記事の適用対象: 4 製品

    インテル® Arria® 10 SX SoC FPGA
    インテル® Arria® 10 FPGA & SoC FPGA
    インテル® Arria® 10 GT FPGA
    インテル® Arria® 10 GX FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。