Quartus® II ソフトウェア・バージョン 12.1 の問題により、IRQ クロック・クロスアー・ロジックを使用する Qsys システムの生成中にこのエラーが表示されることがあります。
この問題を回避するには、以下の手順に従ってください。
-
テキスト・エディターで、Quartus® II インストール・ディレクトリーにあるaltera_irq_clock_crosser_hw.tcl ファイルを開きます。
\ip\altera\merlin\altera_irq_clock_crosser -
「set_module_property SIMULATION_MODEL_IN_VERILOG true」という行を削除します。
-
「add_file altera_irq_clock_crosser.sv {SYNTHESIS SIMULATION}」という行を追加します。
-
ファイルを保存して Qsys システムを再生成します。
この問題は、Quartus® II ソフトウェアのバージョン 13.0 以降で修正されています。