このエラーは、複数のマスター (PLL/DLL 共有用マスター) 外部メモリー・インターフェイス・コントローラー・コアが、Stratix V デバイスで 1 つのクロック入力ピンのみで供給されている場合に発生します。

このエラーは、複数のマスター (PLL/DLL 共有用マスター) 外部メモリー・インターフェイス・コントローラー・コアが、Stratix V デバイスで 1 つのクロック入力ピンのみで供給されている場合に発生します。   各 PLL は 1 つの PHY クロックツリーのみを駆動できるため、各マスター・インターフェイスを独自の PLL で駆動する必要があります。1 つのクロック入力ですべてのインターフェイスの PLL に供給しようとすると、フィッターは 1 つの PLL のみを使用して上記のエラーを返します。

このエラーを回避するには、フィッターが各マスター・インターフェイスに個別の PLL を使用し、すべてのマスター・コントローラーに 1 つの PLL のみを使用しないように、各マスター・インターフェイスに個別の入力クロックを与えることを確認してください。

エラー・メサージュ:

エラー:PHY_CLKBUF {instance_name}:{instance_name}_inst|{instance_name}_0002: {instance_name}_inst|{instance_name}_p0:p0|{instance_name}_p0_controller_phy:controller_phy_inst|{instance_name}_p0_memphy_top:memphy_top_inst|uphy_clkbuf_memphyError: PHY_CLKBUF場所が占有されています