記事 ID: 000074947 コンテンツタイプ: トラブルシューティング 最終改訂日: 2014/02/21

Stratix® V、Arria® V、または Cyclone® V デバイスで fPLL を駆動するグローバルクロック (GCLK) または地域クロック (RCLK) ネットワークを動的に有効または無効にすることは可能ですか?

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • PLL 数
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    いいえ、Stratix® V、Arria® V、または Cyclone® V デバイスで fPLL を駆動するグローバルクロック (GCLK) または地域クロック (RCLK) ネットワークを動的に有効または無効にすることはできません。

    ただし、Quartus® II ソフトウェア・バージョン 13.1 以前の問題により、fPLL を駆動するクロック制御ブロックでイネーブル信号を使用する場合、コンパイルは失敗しません。

     

    解決方法

    今後のバージョンの Quartus® II ソフトウェアは、fPLL を駆動するクロック制御ブロック上でイネーブル信号を使用する際に、エラー / 警告メッセージが生成するようにスケジュールされています。

    関連製品

    本記事の適用対象: 15 製品

    Stratix® V GT FPGA
    Stratix® V GS FPGA
    Arria® V GZ FPGA
    Arria® V SX SoC FPGA
    Cyclone® V ST SoC FPGA
    Arria® V ST SoC FPGA
    Arria® V GX FPGA
    Cyclone® V E FPGA
    Stratix® V E FPGA
    Cyclone® V SE SoC FPGA
    Arria® V GT FPGA
    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Stratix® V GX FPGA
    Cyclone® V GX FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。