記事 ID: 000074857 コンテンツタイプ: トラブルシューティング 最終改訂日: 2019/10/14

フラッシュロック / アンロック操作が、インテル® FPGA汎用 Quad SPI コントローラー II IP で機能しないのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    インテル® FPGA Quad SPI コントローラー II コアの「alt_qspi_controller2_lock」ドライバー API を使用している間に、フラッシュセクターのロック/ ロック解除に失敗する場合があります。ロック/アンロック命令の実行前に書き込みイネーブル・コマンドが発行されない場合、これは予期される動作です。

    これは、インテル FPGAシリアル・フラッシュ・コントローラー II コアのドライバー API にも影響します。

     

     

    解決方法

    フラッシュセクターへのロック / ロック解除を正常に実行するには、alt_qspi_controller2_lockまたはalt_epcq_controller2_lockドライバー API を使用する前に、書き込みイネーブル命令が発行されていることを確認します。

    これは、インテル® Quartus® Prime 開発ソフトウェアの後のリリースで修正される予定です。

    関連製品

    本記事の適用対象: 8 製品

    インテル® Arria® 10 FPGA & SoC FPGA
    Arria® V FPGA & SoC FPGA
    Stratix® V FPGA
    インテル® Stratix® 10 FPGA & SoC FPGA
    Cyclone® IV FPGA
    Cyclone® V FPGA & SoC FPGA
    インテル® Cyclone® 10 FPGA
    インテル® MAX® 10 FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。