サードパーティー・シミュレーターを使用して VHDL デザインをシミュレートする場合は、16 進数 (インテル形式) ファイル(.jpm)メモリー初期化ファイル・フォーマットを使用する必要があります。
サードパーティー・シミュレーターを使用して Verilog HDL デザインをシミュレーションする場合は、RAM 初期化ファイル(.rif)またはSRAM メモリー初期化ファイル形式を使用する必要があります。
詳細な手順については 、Quartus® II ハンドブック第 3 巻のシミュレーション・セクションにある該当する章を参照してください。