記事 ID: 000074802 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

PCIe* ハード IP 向け Cyclone® 10 GX ピン接続ガイドラインにおける nPERSTL0 ピン記述の更新

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • ASMI Parallel インテル® FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    現在のバージョン: 2017.11.06

    説明:インテル® Quartus® Prime ソフトウェアで定義されているとおりにこのピンを接続します。このピンは 1.8V 電源で供給され、1.8V 互換の I/O 規格で駆動する必要があります。PCIe* nPERST ピンをレベル・トランスレーターに接続して、電圧を 3.3V LVTTL から 1.8V にシフトダウンして、このピンとインターフェイスします。

    ガイドラインを更新:

    説明: PCIe* nPERTL0 ピンをコンフィグレーション目的で使用しない場合、ユーザーは 1.2V / 1.5V / 1.8V 互換 I/O 規格を選択するオプションがあります。ただし、3.3V LVTTL 電圧を PCIe* nPERST ピンから選択したCyclone® 10 GX nPERST I/O 標準電圧レベルにシフトダウンする必要があります。コンフィグレーション中にデュアル目的のコンフィグレーション・ピンを使用する場合は、VCCPGM の VCCIO 制限に従っていることを確認してください。例えば、VCCPGM が 1.8V の場合、デュアル目的コンフィグレーション・ピンを使用する場合、PCG に従って VCCIO を 1.8V にする必要があります。

    解決方法

    この情報は、ドキュメントの今後のリリースでピン接続ガイドラインで更新される予定です。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Cyclone® 10 GX FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。