JESD204B IP コアNios II・プロセッサー・コントロール・ユニットのデザイン例における SignalTap II 世代ファイルの欠落

Nios II・プロセッサー・コントロール・ユニットのデザイン例では、必要なプロセッサー・コントロール・ユニットを生成しません。 デバッグ用 STP ディレクトリー内の XML ファイル (/ed_nios/jesd204b_ed_qsys/altera_jesd204_tx_mlpcs_160/synth/debug/stp)。 SignalTap (STP) ファイルの生成には TCL ファイルと XML ファイルの両方が必要ですが、 debug STP ディレクトリーには 、build_stp.tclのみが含まれています。 ファイル。

RTL ステート・マシン・コントロール・ユニットのデザイン例とスタンドアロン JESD204B IP コア 世代は影響を受けません。

次のパラメーター設定を使用してスタンドアロンの JESD204B IP コアを生成します。

ラッパー・オプション: Base と Phy の両方

データパス: デュプレックス

生成する IP コアのデバッグ STP ディレクトリーには、次の両方を含める必要があります。 build_stp.tcl および jesd204b_base_phy_duplex.xml ファイル。

また、JESD204B IP コア・ユーザーガイドに記載されている手順を参照してください。 "デザインに合った SignalTap II デバッグファイルの作成 階層」 トピック。デザイン例で STP ファイルを生成する場合 STP ディレクトリーのデバッグ、XML ファイル入力スイッチ のポイント -xml_file スタンドアロンの JESD204B IP コア・デバッグ STP ディレクトリーへ (/altera_jesd204_tx_mlpcs_160/synth/debug/stp/jesd204b_base_phy_duplex.xml)。

この問題は今後のリリースで修正される予定です。