記事 ID: 000074548 コンテンツタイプ: トラブルシューティング 最終改訂日: 2016/04/12

CVP が有効になっている場合、PCI Express のハード IP でシミュレーションが失敗するのはなぜですか?

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    Quartus® II ソフトウェア内で CvP が有効になっている場合、PCI Express* のハード IP のシミュレーション・モデルが正しく動作しません。CvP が有効になっている状態でシミュレーション・テストベンチを実行しようとすると、テストベンチは失敗します。

    解決方法

    この問題を解決する予定はありません。

    関連製品

    本記事の適用対象: 15 製品

    Stratix® V GS FPGA
    Arria® V GZ FPGA
    Cyclone® V GX FPGA
    Arria® V SX SoC FPGA
    Cyclone® V ST SoC FPGA
    Arria® V ST SoC FPGA
    Arria® V GX FPGA
    インテル® Arria® 10 GT FPGA
    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Stratix® V GX FPGA
    Stratix® V GT FPGA
    Arria® V GT FPGA
    インテル® Arria® 10 GX FPGA
    インテル® Arria® 10 SX SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。