記事 ID: 000074523 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/29

LPDDR2 デバイスのハードコードのデフォルト tCCD を 2 サイクルに

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    この問題は LPDDR2 製品に影響を与えています。

    この問題は LPDDR2 インターフェイスに適用されます。LPDDR2-S2 の場合 メモリーデバイスが使用されます。生成されたデザイン例は常に tCCD=2 に設定 LPDDR2 デバイスでサイクル数が、LPDDR2-S2 でサポートされている最小 tCCD は 1 サイクルです。LPDDR2-S2 デバイスで tCCD=1 を使用すると、デザインに影響を与える可能性があります。 パフォーマンス。

    解決方法

    この問題の回避策について以下に説明します。

    ハイパフォーマンス・コントローラー II (HPCII) を使用したデザインの場合:

    1. テキスト・エディターでファイルを開きます /dut_example_design/example_project/dut_example/submodules/ *_example_if0_c0.v
    2. 検索 .CFG_TCCD (2) して次に変更します .CFG_TCCD (1)

    ハード・メモリー・コントローラーを使用したデザインの場合:

    1. テキスト・エディターでファイルを開きます /dut_example_design/example_project/dut_example/submodules/ *_example_if0.v
    2. 検索 .ENUM_MEM_IF_TCCD (“TCCD_2”) と に変更します .ENUM_MEM_IF_TCCD (“TCCD_1”)

    この問題は今後修正される予定です。

    関連製品

    本記事の適用対象: 2 製品

    Arria® V FPGA & SoC FPGA
    Cyclone® V FPGA & SoC FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。