Quartus® II ソフトウェア・バージョン 12.0 の問題により、Stratix® V および Arria® V デバイス用の IBIS モデルを生成する際にこの警告が表示されることがあります。この警告は、次の条件に当てはまる場合に発生する可能性があります。
- このデザインには、キャリブレーション済みの並列オンチップ終端 (OCT) 有効の双方向ピンが含まれています。
- [設定] ダイアログボックスの[EDA ツールの設定: ボードレベル]カテゴリーで[モデル選択を有効にする] オプションをオンにしています。
この問題により、EDA ネットリスト・ライタは、双方向ピン上で生成された IBIS モデルの名前に、キャリブレーション済みの並列 OCT 命名規則を追加します。この長い名前は、バージョン 4.1 で IBIS 仕様で許容される文字数制限を超えています。また、出力モデルが壊れているので IBIS 構文チェックに合格しません。影響を受けるモデルを使用している場合、シミュレーション結果は正しく表示されません。
Alteraは並列 OCT で双方向モデルをサポートしていません。影響を受けるモデルの名称は次のとおりです。
- crio_g50c
- ctio_g50c
Alteraは、並列 OCT を備えた入力モデルのみをサポートします。正しいモデルの名前には次のいずれかが含まれています。
- cin_g50c
- crin_g50c
- ctin_g50c
インテル® Quartus® II ソフトウェア・バージョン 12.0 の双方向ピンで並列 OCT を使用するデザインで、Stratix V および Arria V デバイスに適した IBIS モデルを生成するには、[ モデル選択を有効にする] オプションをオフにします。このオプションをオフにすると、EDA ネットリスト・ライタは正しい出力バッファー動作を持つ双方向ピンの IBIS モデルを生成できます。
さらに、デザインで入力のみのピンではなく双方向ピンのみで並列 OCT を使用する場合は、次のいずれかの手順を実行して入力並列 OCT モデルを生成します。
- デザインのトップレベルにテスト入力ピンを作成します。希望の I/O 規格と入力終端をテスト入力ピンに割り当て、プロジェクトをコンパイルします。EDA ネットリスト・ライタは双方向ピン上の出力バッファーモデルのみを生成するため、入力並列 OCT モデルを生成するには入力のみのピンを追加する必要があります。
- または、入力のみのピンを備えたシンプルなテストプロジェクトを作成し、希望の I/O 標準と入力終端を割り当てて並列 OCT モデルを生成します。
この問題は、Quartus® II ソフトウェア・バージョン 12.0sp1 で修正されています。