記事 ID: 000074382 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/29

DDR3 UniPHY サンプルデザインがシミュレーションに失敗したのはなぜですか?

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • シミュレーション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    UniPHY ベースの DDR3 IP をパラメーター化し、自動生成されたサンプルデザイン i をシミュレートすると、シミュレーション・エラーが発生することがあります。以下の手順に従ってください。

    1) MegaWizard PHY 設定で [Advanced Clock Phase Control] を有効にする
    2) 「追加の CK/CK# フェーズ」でゼロ以外の値を設定
    3) [Advanced Clock Phase Control] を無効にします。
    4) IP とデザイン例を生成する

    解決方法

    \'Advanced Clock Phase Control\' はシミュレーションには使用されませんが、異なるボードスキューを補償するために使用されます。
    値を 0 にクリアしてから、IP とデザイン例を再生成する必要があります。

    関連製品

    本記事の適用対象: 1 製品

    インテル® プログラマブル・デバイス

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。