クリティカルな問題
詳細
インテル® Quartus™ から始まる。II ソフトウェア・バージョン 10.0 SP1、 列および行 I/O のクロックレート仕様が減少 Cyclone IV のフルレート DDR2 IP コアの場合、150MHz ~ 133MHz vcc=1.0V の E I8L デバイス。この仕様の縮小は、 終了したタイミングモデルに関連する変更のためです。
この問題は、すべての構成に影響を与えています。
列および行 I/O の最大クロックレートが減少します。
解決方法
列と行の I/O がこれより大きい IP コアを使用しないでください。 vcc=1.0V のCyclone IV E I8L デバイスのフルレート・モード時 133MHz。
すでに vcc=1.0V のCyclone IV E I8L デバイスを使用しているデザイン フルレート DDR2 SDRAM を 150MHz で使用 (以前のクロックレート仕様) インテル® Quartus® II ソフトウェア・バージョン 10.0SP1 でタイミングを渡し、 正確に入力している限り、後で作業を続ける必要があります。 MegaWizard の [ボード設定] パネルに正しく入力します。 ピン・プランナーのシステムを代表するボード・トレース・モデル。
この問題は修正されません。