記事 ID: 000074174 コンテンツタイプ: 製品情報 & ドキュメント 最終改訂日: 2019/12/19

インテル® Stratix® 10 TX デバイスでRREF_SIPAUXピンを接続する方法

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

RREF_SIPAUXピンは、インテル® Stratix®10デバイス上の他のRREFピンと同じ接続ガイドラインを持ちますので、GNDに2 kΩ抵抗(±1%)を接続する必要があります。

解決方法

この問題は、インテル® Stratix® 10 デバイスファミリーのピン接続ガイドラインバージョン 2020.10.23 以降で修正されています。

関連製品

本記事の適用対象: 4 製品

インテル® Stratix® 10 DX FPGA
インテル® Stratix® 10 MX FPGA
インテル® Stratix® 10 NX FPGA
インテル® Stratix® 10 TX FPGA

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。