記事 ID: 000073643 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

一部の高速イーサネット IP コア・ユーザーガイドでは、VHDL のサポートの不足を明確にしていない

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • 25G 50G イーサネット
  • 低レイテンシー 40G 100G イーサネット
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    次の IP コアのユーザーガイドでは、IP コアが VHDL モデルをサポートしていないという内容は明記されていません。

    • 低レイテンシー 40Gbps イーサネット IP コア
    • 低レイテンシー 100Gbps イーサネット IP コア
    • 25G イーサネット IP コア

    これらの IP コアのパラメーター・エディターは、VHDL シミュレーションおよび合成モデルを選択するオプションを提供するように見えます。 そのため、ユーザーガイドでは、これらのモデルが実際には利用できないという内容を明記する必要があります。また、ユーザーガイドでは、インテル® Quartus® Prime 開発ソフトウェアが IP コアで生成する VHDL 固有のファイルが機能しないことを明記する必要があります。

    解決方法

    IP コア・パラメーター・エディターで、生成するモデルに Verilog HDL を選択していることを確認します。ユーザーガイドに記載されている .vhd やその他の VHDL 固有のファイルは機能しないので注意してください。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Arria® 10 FPGA & SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。