FPGA 向けインテル® P4 Suite

FPGA 向けインテル® P4 Suite は、パケット処理 IP の生成を自動化し、ネットワーキング・ハードウェアとソフトウェアを使用する FPGA の柔軟性に合わせて P4 アーキテクチャーを適応させます。

概要

FPGA 向けインテル® P4 Suite は以下のような高位デザインツールです。

  • ネットワーキング・データプレーン・デバイスがパケットをどのように処理するかを記述する、オープンソースのドメイン固有言語である P4 を使用します。
  • パケット処理 RTL IP の生成を自動化します。
  • 幅広いネットワーク・ハードウェアおよびソフトウェアで使用できます。

ツールの構成は次のとおりです。

  • P4 プログラムから RTL を生成するコンパイラー
  • 実行時に P4 が生成した RTL を制御するソフトウェア・アプリケーション・プログラミング・インターフェイス (API) を提供する、FPGA ソフトウェア・フレームワーク

FPGA 向け P4 Suite がデザインと開発をサポートする方法

ソフトウェア開発者 / デザイナー

このスイートは、低位のハードウェア・プログラミングの複雑性を排除するため、FPGA 設計の専門知識を持たないソフトウェア開発者でも、パケット処理のロジックに集中できるようになります。また、効率性に優れた FPGA で実装される、迅速な開発、カスタマイズ可能なネットワーキング機能、プロトコルの独立性、クロスプラットフォーム・ポータビリティーなどの利点も提供します。

ハードウェア開発者 / デザイナー

ハードウェア開発者は、このスイートを活用することで、ネットワーク・デバイス用の直感的な P4 ドメイン固有プログラミング言語から直接、複雑なネットワーク・プロトコルに対応する RTP IP を迅速かつ容易に生成できるようになります。P4 カスタム・アーキテクチャーをサポートしているため、ハードウェア開発者は任意のカスタム機能を P4 データプレーンの定義に統合することができます。

開発ツールのフロー

FPGA 向けインテル® P4 Suite ツールのフローでは、FPGA データプレーンと、接続された CPU で実行されるコントロール・プレーンのソフトウェア・スタックを使用して、ターゲット・システムを生成する方法をフロー図で示しています。

このスイートでは、FPGA データプレーンを作成し、ソフトウェアで制御することができます。

用途

エッジ・ゲートウェイ

エッジ・ゲートウェイのデザインにこのスイートを使用することで、適応性、パフォーマンス、機能性が向上します。カスタムプロトコルのサポート、低レイテンシーのパフォーマンス、高度なセキュリティー機能により、動的なネットワーク機能とリソースの効率的な使用が可能になります。特にエッジ・コンピューティングと IoT エコシステムにおいて、最新のデジタル・ネットワーキングの需要とエコシステム標準に適しています。

アグリゲーション・プラットフォーム

このスイートでのアグリゲーション・プラットフォーム開発には利点があります。強化されたセキュリティー機能、スケーラビリティー、最適化されたパフォーマンスを備えた動的なトラフィック管理、カスタマイズ可能なデータ処理、トラフィック統合機能を、費用対効果が高く完全に再プログラミング可能な FPGA に安心して実装できます。

UPF ゲートウェイ

高速なデータ転送、ポリシー適用、接続性をサポートしているため、5G ネットワークの UPF ゲートウェイに最適です。このスイートを UPF ゲートウェイのデザインに使用することで、機能性、効率性、適応性が向上します。プログラム可能なデータプレーン、ダイナミックなポリシー実装、効率的なトラフィック処理、ネットワーク・スライシングの強化、セキュリティーの向上、費用対効果など、多くの利点があります。

セキュリティー

ネットワーク・セキュリティー・アプリケーションの設計において、いくつもの利点があります。具体的には、カスタマイズされたセキュリティー・ポリシーの実装、動的な脅威検出と低減、パフォーマンスの向上、柔軟性、コスト効率などが挙げられます。再プログラム可能な FPGA でスイートを利用すると、セキュリティー対策はさらに適応力と効率性に優れた効果的なものになり、進化する脅威の状況や複雑化するデジタル・ネットワークに対応し続けることができるようになります。

もっと見る 表示件数を減らす