この例には、HPEC チャレンジ・ベンチマーク・スイートに基づく、最適化されたタイムドメイン有限インパルスレスポンス (FIR) フィルターカーネルが含まれます。FIR フィルターは、シフトレジスターを使ってデータの再利用を最大化することで、FPGA 上に効率的に実装できます。この例では、FIR フィルターを Open Computing Language (OpenCLTM) で効率的に記述し、スライディング・ウィンドウを使用するアプリケーションのクラスの一部としています。この例の計算は、128 タップの複素単精度浮動小数点タイムドメイン FIR フィルターを実装しています。
FIR フィルターのパフォーマンス
機能
- 効率的な 1D スライディング・ウィンドウ・バッファー
- 単一動作項目カーネル
- 詳細な最適化ガイド (ダウンロード セクションを参照)
- サードパーティー・ベンチマーク
ダウンロード
このデザイン例は、OpenCL™ デバイス (.cl) およびホスト・アプリケーション用のソースコードを提供します。ホスト・アプリケーションをコンパイルするため、Linux* パッケージには Makefile が含まれており、Windows パッケージには Microsoft* Visual Studio 2010 プロジェクトが含まれています。
以下のダウンロードは、この例のために提供されています。
- バージョン 17.1 x64 Linux* パッケージ (.tar.gz)
- バージョン 17.1 x64 Windows* パッケージ (.zip)
- タイムドメイン FIR フィルター最適化ガイド (PDF)
このデザインの使用には、ハードウェア・リファレンス・デザイン・ライセンス契約の使用条件が適用されます。
ソフトウェア要件とハードウェア要件
このデザイン例には、以下のツールが必要です。
- インテル® FPGA ソフトウェア・バージョン 17.1 以降
- インテル® FPGA for OpenCL™ バージョン 17.1 以降
- Linux* の場合: GNU make および gcc
- Windows* の場合: Microsoft* Visual Studio* 2010
インテル® のデザインツールをダウンロードするには、OpenCL™ ダウンロードページをご覧ください。基盤となるオペレーティング・システムの要件は、インテル® FPGA SDK for OpenCL™ の要件と同じです。
OpenCL および OpenCL ロゴは Apple Inc. の商標であり、Khronos の許可を得て使用しています。
* 製品は Khronos 公開の仕様に基づいており、Khronos コンフォーマンス・テスト・プロセスに合格しています。現在のコンフォーマンス条件は、www.khronos.org/conformance で確認できます。