ビデオ / 画像処理 (VIP) スイート・インテル® FPGA IP

概要

通知：このビデオ／画像処理スイート II (VIP II) ファンクションは、VIP I ファンクションから変更になりました。サポートされる機能についての詳細は、最新の VIP ユーザーガイドを参照してください。

 

インテル® FPGA ビデオ／画像処理（VIP）スイートは、お客様のビデオおよび画像処理デザインの開発を容易にするために使用できる インテル® FPGA IP ファンクションを集めたものです。これらの インテル® FPGA IP ファンクションはさまざまな画像処理およびディスプレイ・アプリケーションに適しています。これらのコアは設計者の必要に応じて、組み合わせてカスタマーデザインで使用することができます。

VIP スイートには、簡単なカラースペース変換からプログラマブル多相スケーリングを実装する複雑なビデオ・スケーリング機能まで様々なコアを提供しています。すべてのビデオ／画像処理（VIP）スイートコアは、同じタイプのインターフェイス　(Avalon® ST) を使用しており、相互接続できます。

  • VIP コアはすべて、オーバーヘッドの低いオープン・インターフェイス規格 Avalon® Streaming (Avalon-ST) を使用しており、簡単に接続できます。
  • インテル® Quartus® Prime 開発ソフトウェアもしくは、プラットフォーム・デザイナー (旧Qsys) とともに、VIP コアを使用することで、カスタムビデオ処理信号チェーンを短時間で構築可能です。
  • VIP コアは、独自の IP (Intellectual Property) と組み合わせることが可能です。
  • プラットフォーム・デザイナーを使用すればエンベデッド・プロセッサーを自動的に統合し、アービトレーション・ロジックを生成できます。
  • 8K/60fps ビデオサポート対応 
機能

ビデオ／画像処理（VIP）スイート インテル® FPGA IP ファンクション

インテル® FPGA IP ファンクション 説明
2D FIR フィルター II 画像データストリームに 3x3、5x5、または 7x7 の有限インパルス応答 （FIR） フィルターを使用し、画像をソフトまたはシャープにします。
アルファ・ブレンディング・ミキサー II 複数の画像ストリームを混合およびブレンドします。
（テキスト・オーバーレイやピクチャー・イン・ピクチャーの実装に役立ちます）
Avalon-ST ビデオモニター ビデオ・トレース・データの収集用に、追加の遅延なく、ビデオ・データ・パケットをキャプチャし、トレースシステム IP に接続します。.
Avalon-ST ビデオ・ストリーム・クリーナー Removes and repairs the non-ideal sequences and error cases present in the incoming data stream to produce an output stream that complies with the implicit ideal use model.
クロマ・リサンプラー II 画像フレームのクロマデータのサンプリング・レートを変換します。
（例：4:2:2 から 4:4:4、4:2:2 から 4:2:0）
クリッパー II ビデオストリームをクリップする方法を提供します。
コンパイル時または実行時のコンフィグレーションが可能です。
クロックドビデオ入力 （CVI）、
クロックドビデオ入力 II （CVI II）、
クロックドビデオ出力 （CVO）、および
クロックドビデオ出力 II （CVO II）		 クロックドビデオ・インターフェイス IP コアは、クロックドビデオ・フォーマット （BT-656、BT1120、DVI など） と Avalon-ST ビデオとの間で双方向の変換を行います。
カラー・プレーン・シーケンサー II Avalon-ST インターフェイスを通過するカラー・プレーン・サンプルの転送方式を変更します。このファンクションはビデオストリームの分割／結合に使用して、カラー・プレーン・サンプルのルーティングを制御します。
カラー・スペース・コンバーター II （CSC II） 画像データをさまざまなカラースペースの間で変換します （例：RGB から YcrCb）。
Configurable Guard Bands The Configurable Guard Bands IP core compares each color plane in the input video stream to upper and lower guard bands values.
コントロール ・ シンクロナイザー ビデオストリームに加えられた変更を 2 つのファンクション間でリアルタイムに同期させます。
デインターレーサー II 高性能モーション・アダプティブ・アルゴリズムによって、インターレース・ビデオをプログレッシブ・ビデオに変換します。
放送用デインターレーサー 高性能モーション・アダプティブ・アルゴリズムによって、インターレース・ビデオをプログレッシブ・ビデオに変換します。
フレームバッファー II ビデオフレームを外部 RAM にバッファーします。このコアは、フレーム落としと繰り返しのさまざまなオプションでダブルまたはトリプルバッファーをサポートします。
フレームリーダー II 外部メモリーからビデオを読み出し、ストリームとして出力します。
ガンマコレクター ディスプレイ・デバイスの物理特性に合わせてビデオストリームを補正できるようにします。
インターレーサー II 入ってくるプログレッシブ・フレームのラインの半分を落とし、プログレッシブ・ビデオをインターレース・ビデオに変換します。
スケーラ ー II HDL コードベースのスケーラー II インテル® FPGA IP® ファンクションは、性能は向上しながら、VIP スイート第 1 世代のスケーラーより必要な面積が縮小しました。スケーラー II ファンクションでは、4:2:2 のクロマ・データ・サンプリング・レートを新しくサポートし、必要なリソースがさらに少なくなりました。エッジ適応アルゴリズムの新機能によって線形アルゴリズムと多相アルゴリズムの両方が使用可能になり、写実性を維持しながらにじみが抑えられます。
スイッチ II ビデオストリームをリアルタイムで切り替えることができます。
テスト・パターン・ジェネレーター II テストパターンとして使用する静止カラーバーを含むビデオストリームを生成します。
トレースシステム ビデオモニターからキャプチャしたデータをモニターし、表示用に JTAG または USB 経由でホストのシステムコンソールに接続します。
スタートガイド

デザイン例および開発キット

下記のデザイン例をインテルおよびパートナーから入手できます。

製品名 サポートされるデバイス／開発キット ドーターカード プラットフォーム・デザイナー準拠 ベンダー
UHD ビデオ・リファレンス・デザイン
 Arria 10 GX FPGA 開発キット FMC ドーターカード ✓ インテル
AVDB ビデオ/画像処理デザイン例 Advanced Video  Development Board N/A ✓ ALSE
VEEK 上でのビデオ／画像処理スイートのデモ（Wiki） ビデオ＆エンベデッド評価キット N/A ✓ Terasic
インテル® FPGA ビデオ／画像処理デザイン例 Cyclone® V GT FPGA 開発ボード 高速メザニンカード (HSMC) ドーターカード ✓ インテル
ビデオ・チュートリアル

ビデオ・デザイン・チュートリアル #1：インテル® FPGA VIP と ALSE AVDB でビデオ・デザインを迅速に作成する (英語)

このチュートリアルでは、インテル® FPGA VIP スイートと ALSE AVDB デバイスキット、およびそれらを使用してビデオデザインを素早く作成する方法を紹介します。また、AVDB 上の VIP スイートを利用した簡単なビデオ・デザイン例の概要を解説し、デモを行います。

UDX10 4K60 ビデオ処理ソリューション (英語)

UHD (RGB 4:4:4 10b) と HDMI 2.0 を使用した UDX10 リファレンス・デザインによるアップ・ダウン・クロス・コンバージョンのデモを紹介します。

ビデオ・デザイン・チュートリアル #2：ビデオデザインの基礎とインテル® FPGA ビデオ・フレームワーク (英語)

このチュートリアルでは、いくつかのデジタル・ビデオ・デザインの基礎の他、インテル® FPGAのビデオ・フレームワーク (VIP スイート、Avalon インタフェース、プラットフォーム・デザイナー )、およびビデオ・フレームワークと ALSE AVDB デバイスキットがビデオデザインの開発を加速する方法についての概要をレビューします。

4K ビデオ／画像処理 (英語)  

4K ビデオ処理がもたらす課題と、インテル® FPGA の VIP スイートがそれらの課題をどのように解決するかについて解説します。

オンライン・トレーニングコース

ビデオシステムの構築 （ODSP1117）  (英語)

このトレーニングでは、Quartus® II ソフトウェア v. 13.1 を使用して代表的なビデオ信号チェーンを構築する方法を示すことによって、インテル® FPGA ビデオ・フレームワークのさまざまな要素を紹介します。 スケーラー、デインタレーサーなど、一連のビデオ処理機能の他、開発を加速する出発点として使用できるリファレンス・デザインについて解説します。 また、迅速なデザイン・プロトタイピングに利用できる開発ボードとキットについても解説します。

ビデオシステムの実装 （ODSP1118）  (英語)

このトレーニングではインテル® FPGA のビデオ・プラットフォームとデザインフローを紹介します。このコースでは、さまざまなデザイン上の考慮点とデバッグ技法に焦点を当てるだけでなく、ビデオ／画像処理 IP のアルゴリズム上の制約についても解説します。

ビデオ・デザイン・フレームワーク・ワークショップ （IDSP230）  (英語)

ラボベースのこの実践的な VIP ワークショップでは VIP フレームワークの内容を探り、VIP デザイン・メソドロジーのマスター方法を学び、VIP ラボでの実習を通して実践的な直接体験を行います。

デバイスサポート

Video and Image Processing Suite User Guide （英語版 ・ PDF) にて、この インテル® FPGA IP ファンクションの標準的な性能および使用率を示します。

IP の品質指標

基本情報

IP の初回リリース年

2009

サポートされるインテル® Quartus® Prime 開発ソフトウェアの最新バージョン

18.1

状況

実稼動対応

提供内容

製品に含まれるものは以下のとおりです。

  • デザインファイル (暗号化ソースコード、または合成後のネットリスト)
  • ModelSim* - Intel® FPGA Edition ソフトウェア用シミュレーション・モデル
  • タイミング制約および / またはレイアウト制約
  • テストベンチまたはデザインのサンプル
  • 変更履歴付き資料
  • Readme ファイル

 

  • あり
  • あり
  • あり
  • あり
  • あり
  • なし

IP に同梱されるその他の提供物

なし

エンドユーザーによる IP のコンフィグレーションが可能なパラメーター化された GUI

あり

インテル® FPGA IP 評価モードのサポート

あり

ソース言語

Verilog

テストベンチ言語

Verilog

同梱ソフトウェア・ドライバー

sw.tcl file

ドライバーがサポートするオペレーティング・システム (OS)

該当なし

実装情報

ユーザー・インターフェイス

Clocked Video (Clocked Video Input へ、Clocked Video Output から)、Avalon-ST (他のすべてのデータパス)

IP-XACT メタデータ

なし

検証

サポートされるシミュレーター

ModelSim*、VCS*、Riviera-PRO*、NCSim*

検証済みハードウェア

Arria® II GX/GZ デバイス、Arria® V デバイス、インテル® Arria® 10 デバイス、Cyclone® IV ES/GX デバイス、Cyclone® V デバイス、インテル® MAX® 10 デバイス、Stratix® IV デバイス、Stratix® V デバイス

業界標準のコンプライアンス・テストの実施

なし

｢あり｣の場合、実施したテストの種類

該当なし

｢あり｣の場合、使用したインテル® FPGA デバイス

該当なし

｢あり｣の場合、実施日

該当なし

｢なし｣の場合、今後の予定

該当なし

相互接続性

相互接続性テストの実施

あり

｢あり｣の場合、使用したインテル® FPGA デバイス

インテル® Arria 10、インテル® Cyclone 10

相互接続性レポートの提供

該当なし
技術サポート

一連の インテル® FPGA IP ファンクションに関する技術サポートは、Intel® Premier Support にお問い合わせください。
※mySupport のご利用には、アカウントの取得が必要です。

eNewsletter を購読されているお客様には、弊社の最新ビデオ／画像処理スイートの最新情報をお届けします。

関連リンク