40nm の Stratix® IV FPGA ファミリーは、高集積度、高性能、および低消費電力を実現します。Stratix® IV FPGA は、40nm の利点と実証済みのトランシーバーおよびメモリー・インターフェイス・テクノロジーを活用して、優れたシグナル・インテグリティーを備えたかつてないレベルのシステム帯域幅を提供します。 

ファミリー製品

Stratix® IV GT FPGA

最大 530K 相当の LE および最高 11.3 Gbps で動作する 48 個の全二重 CDR ベースのトランシーバー

概要表を見る

Stratix® IV GX FPGA

最大 530K 相当の LE および最高 8.5 Gbps で動作する 48 個の全二重 CDR ベースのトランシーバー

概要表を見る

Stratix® IV E FPGA

最大 820K 相当の LE、23.1 M ビット RAM、1,288 個の 18 x 18 ビット・マルチプライヤー

概要表を見る

利点

高いロジック使用率と短いコンパイル時間を考慮します。大規模な FPGA デザインでは、効率的なデザイン・メソドロジーおよびツールサポートが必要です。 インテル® Quartus® Prime 開発ソフトウェアは、業界で最高のロジック使用率および最短のコンパイル時間を取り入れることで、Stratix® IV FPGA の性能と生産性を最大限に引き出します。

DSP

Stratix® IV DSP ブロックは、計算を多用するアプリケーションに必要な性能に妥協することなく、低消費電力、低コスト、少実装面積を達成するプログラマブル・プロセシング・ソリューションを提供します。多数の DSP および大容量のメモリーを搭載した Stratix® IV GX、Stratix® IV GT、Stratix® IV E ファミリー製品はいずれも、複数の DSP プロセッサーに匹敵する能力を備えています。 Stratix® IV GX FPGA は、高速接続用のトランシーバーを追加し、シリアル RapidIO* 規格や CPRI / OBSAI などのプロトコルをサポートします。

インテルは DSP Builder for インテル® FPGA およびプラットフォーム・デザイナー・ツールにより、DSP アルゴリズムの実装に必要なツールも提供しています。いずれのユーティリティーも Stratix® IV をサポートし性能および生産性を向上させるインテルの Quartus® 開発ソフトウェアの一部です。 DSP Builder for インテル FPGA ツールの 8.0 リリースで、インテルは、マルチチャネル・デザインの合成の生産性を大幅に向上させる新しい Simulink* ブロックセット (アドバンス・ブロックセット・ライブラリー) を追加しました。

エンベデッド・プロセシング

Nios® II エンベデッド・プロセッサー・バージョンは、インテルの 40nm FPGA のエンベデッド・ソフトウェア機能を拡張します。これにより、メモリー管理またはメモリー保護ユニットを Nios® II デザインに追加して、オペレーティング・システムのサポートおよびソフトウェア保護ができます。Nios® II エンベデッド・プロセッサーにより、単一の高集積デバイスに数十の 300 MIPS プロセッサーを追加できます。Nios® II C-to-Hardware (C2H) Acceleration Compiler で ANSI C コードをハードウェア・アクセラレーターに変換して、スピードが重視されるソフトウェア・サブルーチンを自動的に加速できます。システム性能を向上したり、システムの消費電力を低減するハードウェア・アクセラレーターを追加したりできます。最新リリースの新機能を見る。

メモリー・インターフェイス

より高速、より堅牢、よりシンプルでより低い消費電力を実現するインテルの外部メモリー・ソリューションは、最大 24 個のモジュール式 I/O バンクの DDR、DDR2、DDR3 SDRAM、RLDRAM II、QDR II、QDR II+ SRAM など、高速の外部メモリー・インターフェイスをサポートします。スマート・インターフェイス・モジュールは、レーンデスキューのプログラム可能な入力および出力を遅延するハード I/O モジュールで、オンチップ終端 (OCT)、制御可能なドライブ強度およびスルーレートで動的にキャリブレートされます。実行時のシリアル終端またはパラレル終端、読み出しと書き込み動作を切り替える固有の機能を提供し、標準デザインの場合は 1.2 W 電力を削減します。

ASIC プロトタイピング

Stratix® IV FPGA は 40nm FPGA であり、次の ASIC または ASSP デザインの検証を実行する際に、ASIC プロトタイプピング・プラットフォームで使用するための最適な選択肢となります。

機能

Stratix® IV FPGA ファミリーには、以下の 3 種類のタイプがあります。

Stratix® IV デバイスは、各ファミリータイプ内でバーティカル・マイグレーションを提供しており、柔軟にデバイスの選択を行うことができます。また、Stratix® III デバイスと Stratix® IV E デバイス間にバーティカル・マイグレーション・パスが存在するため、Stratix® III FPGA で今すぐにデザインを開始し、プリント基板を変更せずに、より集積度の高い Stratix® IV E FPGA に移行できます。詳細は、AN 557: Stratix® III to Stratix® IV E Cross-Family migration guidelines (PDF) をご覧ください。表 1 ~ 3 では、Stratix® IV GX トランシーバー内蔵デバイスの概要を示します。

40nm Stratix® IV FPGA は、新たなレベルの SoC (System-on-a-Chip) 統合を可能にします。 進化した Stratix® III のアーキテクチャーに基づいた Stratix® IV FPGA は最高集積度、機能性に富んだ最高性能のコア・ファブリックを提供します。フレキシブル I/O、高バンド幅トランシーバー、メモリー・インターフェイスの組み合わせにより、Stratix® IV FPGA はワイヤレス、ワイヤーライン、軍用、放送機器などのアプリケーション分野においてハイエンド・デジタル・システムの要求に対応します。

Stratix® IV FPGA アーキテクチャー

デザインツール

高いロジック使用率と短いコンパイル時間を考慮します。大規模な FPGA デザインでは、効率的なデザイン・メソドロジーおよびツールサポートが必要です。インテル® Quartus® Prime 開発ソフトウェアは、高いロジック使用率と短いコンパイル時間を取り入れることで、高い Stratix® IV FPGA の性能と生産性を実現します。

アプリケーション

インテルの 40nm ソリューションは、新たなレベルの SoC (System-on-a-Chip) 統合を可能にし、お客様は妥協することなく製品の技術革新を実現することができます。 Stratix® IV FPGA は、高集積度、高性能、および低消費電力を実現するファブリックをベースにした 11.3 Gbps トランシーバーと高速 DDR3 メモリー・インターフェイスにより、これまでにないシステム帯域幅を提供します。

ワイヤレス

Stratix® IV (GT、GX、E) FPGA は、高度に統合した SoC ソリューションを実現し、厳しい消費電力要件を満たし、ワイヤレス・ベースステーション OEM の総所有コストを大幅に削減します。

詳細

ワイヤーライン通信

Stratix® IV GT および GX FPGA は、高速パケット処理、トラフィック管理、セキュリティー、カプセル化ソリューションを実現することにより、次世代の 40 Gbps と 100 Gbps のアーキテクチャーの重要要素になります。

詳細

防衛機器

インテルの Stratix® IV (GT、GX、E) FPGA は、高速 DSP、マルチギガビットのオープン・システム・データ・バスの信頼性の高いスループット、ドキュメント化が簡単なワークフローの要件を満たしています。

詳細

放送機器

スタジオ機器アプリケーションで、Stratix® IV FPGA は、SD / HD および 3G-SDI の非圧縮 1080p 高精細 (HD) ビデオおよびシリアル・インターフェイスのビデオエフェクト処理に必要な DSP とメモリーリソースを提供します。

詳細

ドキュメントとサポート


Stratix® IV FPGA デザイン向けの技術ドキュメント、ビデオ、トレーニング・コースをご用意しています。