高度なチップレット・パッケージング

Intel Foundry は、幅広い構成を提供しています。チップは、Intel Foundry Advanced System Assembly and Test (Intel Foundry ASAT) または Outsourced Semiconductor Assembly and Test (OSAT) を使用して構築できます。そして、これらの製品は、最適化された相互接続によって接続され、Universal Chiplet Interconnect Express (UCIe) などの業界標準の推進に貢献しています。

インテルは、フロントエンドとバックエンドのテクノロジーを組み合わせ、システムレベルで最適化されたソリューションの構築を支援します。さらに、インテルは、堅牢で地理的に多様な大量生産現場から、比類のない規模と深さのアセンブリーおよびテスト機能を提供します。

EMIB 2.5D

エンベデッド・マルチダイ・インターコネクト・ブリッジ 2.5D。

• 複数の複雑なダイを接続する、効率とコスト効果の高い方法。
• ロジック間およびロジック高帯域幅メモリー (HBM) 向けの 2.5D パッケージング。
• EMIB-M は、ブリッジに MIM コンデンサーを搭載しています。EMIB-T はブリッジに TSV を追加しています。
• 汀線から汀線への接続のためにパッケージ基板に組込まれたシリコンブリッジ。
• EMIB-T は、他のパッケージデザインからの IP 統合の実現を容易にします。
• サプライチェーンとアセンブリー・プロセスの簡素化。
• 生産実績: 2017年以降、インテルおよび外部シリコンで大量生産中。

EMIB テクノロジー概要 で詳細をご覧ください

Foveros-S 2.5D

コスト / パフォーマンスに最適化された次世代パッケージ。

• 4x レチクルを備えたシリコン・インターポーザー。
• クライアント・アプリケーションに適用可能。
• 複数のトップダイ・チップレットを備えたソリューションに最適。
• 生産実績: 2019年以降、アクティブベースダイで大量生産中。

詳細については、 Foveros 2.5D テクノロジーの概要 をご覧ください。

Foveros-R 2.5D

再配線層 (RDL) インターポーザーを搭載し、チップレット間の異質統合を実現します。

• クライアントとコストに敏感なセグメントに適用可能。
• 複数のトップダイ・チップレットからの複雑な機能需要を満たすソリューションに最適です。
  
• 2027年に生産準備が整う予定です。

詳細については、 Foveros 2.5D テクノロジーの概要 をご覧ください。

Foveros-B 2.5D

パワーと信号のための再分配層 (RDL) とシリコンブリッジを組み合わせることで、複雑な設計において柔軟なソリューションを提供します。

• クライアントおよびデータセンターのアプリケーションに適用可能。
• キャッシュ分離、IVR、MIM など、複数の基板ダイ・チップレットを用いたソリューションに最適です。
• 2027年に生産準備が整う予定です。

詳細については、 Foveros 2.5D テクノロジーの概要 をご覧ください。

Foveros Direct 3D

チップレットをアクティブベースダイ上に 3D スタッキングすることで、ビット当たりの電力効率が向上します。

• Cu-to-Cu ハイブリッド・ボンディング・インターフェイス (HBI)。
• 超高帯域幅かつ低消費電力のインターコネクト。
• 高密度かつ低抵抗のダイ間インターコネクト。
• クライアントおよびデータセンターのアプリケーションに適用可能。
• EMIB 3.5D ソリューションで有効な Foveros Direct スタック。

詳細については、 Foveros Direct 3D テクノロジーの概要 をご覧ください。

EMIB 3.5D

エンベデッド・マルチダイ・インターコネクト・ブリッジ 3.5D と Foveros を単一パッケージに収めたもの。

• 多様なダイを使用した柔軟なヘテロジニアス・システムを実現。
• 複数の 3D スタックを 1 つのパッケージにまとめる必要があるアプリケーションに最適。
• インテル® データセンター GPU マックス・シリーズ SoC: EMIB 3.5D を使用し、1000 億個以上のトランジスター、47 個のアクティブタイル、5 つのプロセスノードを備えた、インテルでこれまで量産された中で最も複雑なヘテロジニアス・チップを作成。