インストラクター主導型トレーニング: Altera® FPGAタイミング分析: 講義

詳細

Quartus® Prime 開発ソフトウェア・プロ・バージョン 22.1 のタイミング・アナライザーを使用して、デザインのタイミングを制約および解析する方法を学びます。これには、Synopsys* Design Constraint (SDC) ファイルの記述、タイミング・アナライザーでの各種タイミング・レポートの生成、およびこれらの知識をFPGAデザインに適用することが含まれます。デザインがタイミングを満たしていることを確認するための基本的な要件を学習するだけでなく、タイミング・アナライザーを使ってタイミング制約を簡単に作成して、それらの要件を満たす方法を学びます。 注: このコースの焦点は Quartus® Prime 開発ソフトウェアですが、フローと制約の多くはソフトウェアのスタンダードおよびライトバージョンで有効です。