インストラクター主導型トレーニング: Altera® FPGAタイミング・クロージャー: 講義

詳細

FPGA設計上の最大かつ最も苛立たしい課題の 1 つは、タイミングの閉店です。FPGAデザインの完全なタイミング分析を行った後で、1 つ以上のタイミングレポートがタイミングエラーを示していることが非常に一般的です。これはどのように修正できますか?答えは必ずしも明白ではありません。 このクラスでは、パフォーマンスの「限界を押し上げる」デザインのタイミングをクローズするために、デザイン・スペシャリストが使用するテクニックを学びます。テクニックの例としては、一般的なタイミングエラーについてデザインを徹底的に分析すること、ツールの推奨事項に従って設定と割り当てを調整すること、正しいクロックリソースを選択すること、最適なパフォーマンスを得るための HDL コードを調整することが挙げられます。 このクラスは講義のみです。ラボベースのワークショップクラスがあります。