外部メモリー・インターフェイス IP サポートセンター

外部メモリー・インターフェイス (EMIF) サポートページでは、FPGAs 向けの全体にわたるデザインプロセスを提供します。

概要

外部メモリー・インターフェイス (EMIF) サポートセンターは、Agilex™® 7、Agilex5™、Agilex™ 3、Stratix® 10、Arria® 10、Cyclone® 10 デバイス向けのリソースを提供しています。

外部メモリー・インターフェイスの計画、デザイン、実装、検証に関する情報をご覧いただけます。また、デバッグ、トレーニング、その他のリソースに関する資料もご覧になれます。

Agilex™ 7 FPGA インターフェイス・プロトコル・デザイン、 Agilex™ 5 FPGA インターフェイス・プロトコル・デザイン、および Agilex™® 3 FPGA インターフェイス・プロトコル・デザインの追加サポートを受けることができます。標準的な開発フローのためのこれらのステップバイステップのガイド付き体験は、主要な重要なリソースとドキュメントを明らかにします。

その他のデバイスについては、デバイスと製品のサポートコレクションを検索してください。

1.デバイスの選択

デバイスの選択方法

メモリー要件に基づいてFPGAを選択するのに役立つ 2 つのツールが用意されています。

	EMIF デバイスセレクター	EMIF スペック・エスティメーター
機能	目標とする帯域幅を実現するために必要なメモリー・インターフェイスを決定選択したメモリー構成に基づいて帯域幅を計算一部のメモリー・インターフェイスをサポートするすべての Agilex™ 7、Stratix® 10、および Arria® 10 FPGAsを表示	選択した FPGA デバイスファミリーの特定のコンフィグレーションで実現可能なパフォーマンスを決定フィルターの選択に基づいて、各 FPGA ファミリー、スピードグレード、EMIF コンフィグレーションの最大動作周波数を表示インテルの FPGA 向けにサポートされる各外部メモリー・インターフェイスおよび構成のパフォーマンスの検索と比較が可能
デバイスサポート	Agilex™ 7 FPGAs Stratix® 10 FPGAs Arria® 10 FPGAs	すべてのFPGAs
リソース	EMIF デバイス・セレクター・ツール・ユーザーガイド	EMIF スペック・エスティメーター・ビデオ・チュートリアル
EMIF ツール	Agilex™ 7、Stratix® 10、または Arria® 10 デバイス向け EMIF デバイスセレクターをダウンロード	EMIF スペック・エスティメーターのページを開く

トレーニング・コース	デバイスサポート	詳細
メモリー・インターフェイスの概要	インテル® Agilex™ 7 F シリーズおよび I シリーズ	このトレーニングは 4 回中 1 回です。このトレーニングの最初の部分では、利用可能なメモリーオプションを紹介し、これらのデバイスのアーキテクチャーがそのようなパフォーマンスをどのように実現するかについて説明します。このシリーズの追加のトレーニングは、メモリー・インターフェイスの統合 (パート 2)、メモリー・インターフェイスの検証 (パート 3)、オンチップデバッグ (パート 4) です。
FPGA デバイスのメモリー・インターフェイス IP の概要	インテル® Agilex™ 5	このコースでは、利用可能な各種外部メモリー・インターフェイス・オプションと、Stratix® 10 および Arria® 10 FPGAsのアーキテクチャー上の機能やハード・メモリー・コントローラー機能について説明します。
DDR5 メモリーとメモリー・インターフェイス IP	インテル® Agilex™ 5	このトレーニングには、「DDR5 メモリーとメモリー・インターフェイス IP エキスパートに聞く」の記録が含まれます。このセッションでは、FPGA Apps のエンジニアが DDR5 メモリーテクノロジについて説明し、DDR5 とメモリインターフェイス IP に関する質問に答えます。
高帯域幅メモリー (HBM2) インターフェイス: 概要、アーキテクチャー	Stratix® 10 MX	このコースでは、高帯域幅メモリーを Stratix® 10 MX FPGA デバイスに統合するメリット、ハード化された HBM コントローラーの機能とオプション、HBM2 IP の生成方法について説明します。
高帯域幅メモリー (HBM2) のインターフェイス: HBMC の機能	Stratix® 10 MX	このコースでは、ハード化された HBM コントローラーの機能とオプション、およびコントローラーとユーザーロジックの間の Arm* AMBA 4 AXI インターフェイスについて説明します。

トピック	ボード・スキュー・パラメーター・ツール	チャネル損失計算ツール
機能	PCB トレースとマルチランク・デザインによるボードスキューの計算	コマンド、アドレス、制御、データの各信号での符号間干渉 (ISI) とクロストークによるチャネル損失の計算
サポート	Arria® 10 および Stratix® 10 FPGAs すべてのメモリー・プロトコル	Arria® 10 および Stratix® 10 FPGAs DDR メモリー・プロトコル Mentor Graphics HyperLynx Signal Integrity ソフトウェアにのみ対応
各種ツール	ボード・スキュー・パラメーター・ツールをダウンロードする	チャネル損失ツールをダウンロードする

EMIF デバッグ・ツールキットの機能、サポート、アクセシビリティーについての説明:
機能	DQS グループおよび DQ ピンごとに、キャリブレーションの前と後のマージンを表示 DQ ピンごとに読み取り/書き込みアイ・ダイアグラム (2D アイ・ダイアグラム) を生成カスタマイズ可能なリアルタイム・トラフィック・ジェネレーターをテスト/デバッグに使用可能 (Traffic Generator 2.0) ユーザー・モード・トラフィック中に読み取り/書き込みマージンをキャプチャー (ドライバーマージン設定)
サポート	EMIF デザイン例プロジェクトと、1 つ以上のメモリー・インターフェイスを含むカスタム EMIF デザインに対応すべてのメモリー・プロトコルをサポート
アクセシビリティー	Quartus(ツール>システム・デバッグ・ツール>外部メモリー・インターフェイス・ツールキット)

トピック	サポートされているデバイス	詳細
Traffic Generator 2.0 ユーザーガイド	Agilex™ 7 F シリーズおよび I シリーズデバイス	Traffic Generator 2.0 では、カスタマイズ可能なトラフィック・パターンとテストパターンを使用して、外部メモリー・インターフェイスをテストおよびデバッグできます。Traffic Generator 2.0 機能の使用方法の詳細については、次のガイドとビデオを参照してください。
EMIF トラフィック・ジェネレーターの例のビデオ	Arria® 10 デバイス	外部メモリー・インターフェイス向け Arria 10 トラフィック・ジェネレーターに異なるテストパターンを実装する方法を見る。
複数のメモリー・インターフェイスのデバッグ・ユーザーガイド	Arria® 10 デバイス	複数のメモリー・インターフェイスをデイジーチェーン接続して、EMIF デバッグ・ツールキットとの互換性を確保するための手順については、次のユーザーガイドを参照してください。

Intel.com サーチを使用

クイックリンク

最近の検索

高度検索

検索のみ

外部メモリー・インターフェイス IP サポートセンター

概要

1.デバイスの選択

デバイスの選択方法

外部メモリー Intellectual Property (IP) を選択する方法

2.ユーザーガイドとドキュメント

EMIF IP に関する情報の検索方法

3.EMIF IP の生成

EMIF IP の生成方法

機能シミュレーションの実行方法

FPGAリソースとピン配置に関する情報の入手先

インターフェイス・プランナー

パラレル・インターフェイス向け PHY Lite の関連情報

4.ボードデザインとシミュレーション

ボードのレイアウトとデザインに関する情報の入手先

ボード/チャネル・シミュレーションの実行方法

ボードスキューとチャネル損失の計算方法

タイミング・クロージャーに関する情報の入手先

5.デバッグ

外部メモリー・インターフェイス・デザインのデバッグ方法

コントローラーのパフォーマンスの最適化

6.トレーニング・コース

その他の推奨ユーザーガイド

EMIF に関する既知の問題を確認する方法

その他のドキュメント

外部メモリー・インターフェイスに関する追加トレーニング・コース