PCI* Express (PCIE) IP コア・リソース・センター
インテル® FPGA は、PCI Express MegaCore ファンクションに関するさまざまなドキュメントとサポートを提供しており、PCI Express (PCIe) アプリケーションの開発とデバッグを迅速かつ容易に行うことができます。
資料
- PCI Express
- PCI Express 向け Arria® V GZ ハード IP ユーザーガイド
- PCI Express 向け Arria® V ハード IP ユーザーガイド
- PCI Express 向け Cyclone® V ハード IP ユーザーガイド
- PCI Express 向け Stratix® V ハード IP ユーザーガイド
- IP Compiler for PCI Express ユーザーガイド (Arria® II GX および GZ、Cyclone® IV GX、および Stratix® IV GX)
- MegaCore IP ライブラリー・リリースノート
- Intellectual Property リリースノートのアーカイブ
- Low-Cost FPGA Solutions for PCI Express 実装のホワイトペーパー
アプリケーション・ノート
- AN 431: PCI Express–to-External Memory Reference Design (Arria® GX および Stratix® II FPGAs)
- AN 443: PCI Express MegaCore ファンクションでの外部 PHY サポート
- AN 456: PCI Express 高性能リファレンス・デザイン (Stratix IV GX、Stratix II GX および Arria GX FPGAs)
- AN 532: GUI インターフェイスを搭載した SOPC ビルダー PCI Express デザイン
インテル® FPGA ナレッジ・データベース
ナレッジ・データベースでは、PCI Express MegaCore ファンクションに関するサポート・ソリューション、よくある質問への回答、既知の問題に関する情報を提供しています。
頻繁にアクセスされるソリューションを参照してください。
- Stratix® IV GX デバイスで PCI Express ハード IP ブロックが有効になっている場合、トランシーバー・ブロックで他のすべてのトランシーバー・チャネルを使用できますか？
- PCI Express ハード IP を外部 PHY で使用できますか？
- PCI Express コンパイラー・ユーザーガイド (バージョン 9.0): 既知の問題
- Stratix® IV GX デバイスで PCI Express (PIPE) x8 構成をシミュレートすると、coreclkout [1] ポートが常にロジックローになるのはなぜですか？
PCI Express MegaCore ファンクションに関するその他のソリューションをご覧ください。
オンライン・トレーニング (LMS)
開発キット
PCI Express MegaCore ファンクションには、以下の開発キットが用意されています。