インテル® FPGA IPサポート
インテル FPGA Intellectual Property (IP) サポートリソース
エンベデッド・プロセッサー |
|
---|---|
トピック | 詳細 |
Nios® V プロセッサーのドキュメント | インテル® FPGA は、広範なドキュメントを提供し、エンベデッド・プロセッサーの Nios V ファミリーをサポートして、ユーザーがエンベデッド・プロセッサー・システムを迅速かつ簡単に開発してデバッグできるようにします。 |
Nios® V プロセッサー・デベロッパー・センター | このページは、組込みプロセッサー・システムの迅速な開発とデバッグに役立つ、組込みプロセッサーである Nios® V ファミリーのドキュメントとサポートを提供できるように設計されています。 |
Nios® II プロセッサー・サポート | このページは Nios® II ファミリーのエンベデッド・プロセッサーの包括的なドキュメントとサポートを提供し、エンベデッド・プロセッサー・システムの迅速かつ容易な開発とデバッグを支援できるように設計されています。 |
Nios® II エンベデッド・デザイン・スイート (EDS) のサポート | インテル® FPGA は、広範なドキュメントを提供し、エンベデッド・プロセッサーのNios® II ファミリーをサポートして、ユーザーがエンベデッド・プロセッサー・システムを迅速かつ簡単に開発してデバッグするのを助けます。 |
Eclipse プラグイン対応 Nios® II ソフトウェア・ビルド・ツールのサポート | インテルは、Eclipse 向け Nios® II ソフトウェア・ビルド・ツール向けに以下のサポート資料を提供します。ユーザーは、インテルの詳細なドキュメント、ナレッジ・データベース、Eclipse 向け Nios® II ソフトウェア・ビルドツールの使用に関するチュートリアル、およびソフトウェア・サンプルを使った Nios® II エンベデッド・プロセッサー・システム用のソフトウェア・アプリケーションを迅速かつ容易に作成することができます。 |
SOPC Builder ツールのサポート | インテル® FPGAは、新しいデザインには、次世代のシステム統合ツールであるプラットフォーム・デザイナー (旧 Qsys) の使用を推奨しています。プラットフォーム・デザイナーは、新しいプラットフォーム・デザイナー・インターコネクトによるより優れたパフォーマンスや、階層デザインのサポートによるより速い開発など、SOPC Builder よりも多くの利点を提供します。 |
エンベデッド・プロセッサーのデザイン例 | インテル® Quartus® Prime 開発ソフトウェア v16.0 以降を対象とする最新のエンベデッド・プロセッサー・デザイン例で、プロジェクトを迅速化します。 |
DSP |
|
---|---|
トピック | 詳細 |
デジタル信号処理 (DSP) の概要 | インテルは、独自のハード浮動小数点ソリューションを提供しています。DSP ブロックを根本的に変え、IEEE 754 単精度浮動小数点演算をハード化した専用回路でネイティブサポートする、業界初のハード化された DSP ブロックを作り上げました。 |
DSP のドキュメント | テクノロジーの進化は、従来のプログラマブル・デジタル信号プロセシング (DSP) デバイスの能力を超えて向上しています。プログラマブル・ロジックが提供するフレキシビリティーとそれに伴うスループットの利点により、FPGA と PLD は高性能を必要とするアプリケーションにとってますます魅力的な選択肢となっています。 |
DSP のデザイン例 | インテル® Quartus® Prime 開発ソフトウェア v16.0 以降を対象とする最新の DSP デザイン例で、プロジェクトを迅速化します。 |
DSP サポートセンター | インテル® FPGA は、デジタル信号処理 (DSP) 知的財産 (IP) コアに関する広範なドキュメントを提供し、DSP システムの開発とデバッグを迅速かつ容易に行えます。 |
インターフェイス・プロトコル |
|
---|---|
トピック | 詳細 |
DisplayPort IP サポートセンター | DisplayPort IP の選択、デザイン、実装の方法に関する情報。 |
イーサネット・サポート・センター | システムの起動方法とこれらのリンクをデバッグする方法に関するガイドラインに従って、イーサネット・リンクを選択、デザイン、実装します。 |
外部メモリー・インターフェイス IP サポートセンター | 外部メモリー・インターフェイス (EMIF) サポートページは、インテル® FPGA 向けの全体にわたるデザインプロセスを提供します。 |
PCI Express* IP サポートセンター | インテルのサポートチームが提供するこのガイドで、PCI Express* (PCIe*) の詳細と PCIe リンクの選択、デザイン、実装方法に関してご覧ください。 |
PCI* Express (PCIE) IP コア・リソース・センター | インテル® FPGA は、PCI Express MegaCore ファンクションに関するさまざまなドキュメントとサポートを提供しており、PCI Express (PCIe) アプリケーションの開発とデバッグを迅速かつ容易に行うことができます。 |
インターフェイス IP リソース プロトコルのサポート | インテル® FPGAインターフェイス IP リソースには、デバイス概要、データシート、開発ユーザーガイド、アプリケーション・ノート、リリースノート、エラッタ、およびパッケージ情報が含まれます。結果を絞り込むには、「フィルター」または「このコレクションを検索」を使用します。 |
JESD204B/JESD204C IP コア - サポートセンター | このページでは、JESD204B インテル® FPGA IP コアの詳細情報とリソース、およびトランシーバー・リンクの選択、デザイン、実装方法について説明します。 |
シリアル・デジタル・インターフェイス (SDI) サポートセンター | インテルは、SDI アプリケーションの開発やデバッグを迅速かつ容易にするためのシリアル・デジタル・インターフェイス (SDI) Intellectual Property (IP) コアに関するさまざまなドキュメントとサポートを提供しています。 |
シリアル・デジタル・インターフェイス (SDI) II サポートセンター | シリアル・デジタル・インターフェイス II サポートセンターは、システムの一連のデザインフローに従ってカテゴリー分けされています。シリアル・デジタル・インターフェイス II IP コアの計画、選択、設計、実装、検証方法について情報を見ることができます。また、システムの起動とシリアル・デジタル・インターフェイス II IP デザインのデバッグ方法に関するガイドラインもあります。 |
10Gbps イーサネット IP コア・リソース・センター | 10Gbps イーサネット (10GbE) メディア・アクセス・コントロール (MAC) MegaCore ファンクションをサポートしており、10Gbps (10 ギガビット / 秒) で動作するラインカード、ネットワーク・インターフェイス・カード (NIC)、スイッチなどの 10GbE アプリケーションの開発やデバッグを迅速かつ容易に行うことができます。 |
RapidIO IP コア・リソース・センター | インテルは、カスタム RapidIO プロセッシング・エレメント、ブリッジ、およびスイッチを開発するための完全な FPGA ソリューションを幅広く提供しています。 |
トランシーバー PHY IP – サポートセンター | トランシーバー PHY IP リンクの選択、デザイン、実装に関する情報。 |
インターフェイス・プロトコルのデザイン例 | インテル® Quartus® Prime 開発ソフトウェア v16.0 以降を対象とする最新のインターフェイス・プロトコルのデザイン例で、プロジェクトを迅速化します。 |